存儲器工作原理 DRAM芯片和CPU

1、這裡隻介紹動態存儲器(DRAM)的工作原理。動態存儲器每片隻有一條輸入數據線，而地址引腳隻有8條。為瞭形成64K地址，必須在系統地址總線和芯片地址引線之間專門設計一個地址形成電路。

使系統地址總線信號能分時地加到8個地址的引腳上，借助芯片內部的行鎖存器、列鎖存器和譯碼電路選定芯片內的存儲單元，鎖存信號也靠著外部地址電路產生。

2、當要從DRAM芯片中讀出數據時，CPU首先將行地址加在A0-A7上，而後送出RAS鎖存信號，該信號的下降沿將地址鎖存在芯片內部。

接著將列地址加到芯片的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在芯片內部。然後保持WE=1，則在CAS有效期間數據輸出並保持。

當需要把數據寫入芯片時，行列地址先後將RAS和CAS鎖存在芯片內部，然後，WE有效，加上要寫入的數據，則將該數據寫入選中的存貯單元。

3、由於電容不可能長期保持電荷不變，必須定時對動態存儲電路的各存儲單元執行重讀操作，以保持電荷穩定，這個過程稱為動態存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現的。

首先應用可編程定時器8253的計數器1，每隔1⒌12μs產生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到刷新地址信號，對動態存儲器執行讀操作，每讀一次刷新一行。